Safiye
Yeni Üyemiz
İlk kez donanım tersine mühendisliğine giriyorum ve JTAG veya SWD kullanarak bağlanamıyor gibi görünüyor. Nasıl çalıştıklarını anlamaya çalıştığım ve ürün yazılımını çıkarıp çıkaramayacağımı görmeye çalıştığım iki özdeş cihaz buldum. Araştırmak için feda ettiğim cihazlardan biri olan ATSAME70Q21, izlerin tanımlanmasına yardımcı olması için çıkardığım bir BGA'dır. Kartta aşağıdaki pinleri eşleştirdiğim 10 delik var:
Pim 1 -> +3V3
Pim 2 -> J11 (SWDIO/TMS)
Pim 3 -> F9 (SWCLK/TCK)
Pim 4 -> C10 (TDO/TRACESWO/WKUP13)
Pin 5 -> H12 (NRST) - Sıfırlanacak Düşük
Pim 6 -> (GND)
Pim 7 -> M9 (PD19/NCS3/CTS2/UTXD4)
Pim 8 -> M10 (PD18/NCS1/SDCS/RTS2/URXD4)
Pim 9 -> A12 (TDI/PB4)
Pin 10 () -> BİLİNMİYOR
Veri sayfası oldukça kafa karıştırıcı, JTAG yalnızca üretim için kullanılıyor gibi görünüyor ve SW_DP neyin ayarlanması gerektiği konusunda net değil, yine de muhtemelen onu özlüyorum. Veri sayfasından: "8.2.1 Seri Kablo Hata Ayıklama Bağlantı Noktası (SW-DP) Pimleri SW-DP pinleri, SWCLK ve SWDIO, genellikle ARM tarafından tanımlanan standart 20 pinli JTAG konektöründe sağlanır. Gerilim referansı ve hakkında ek bilgi için sıfırlama durumu için Tablo 4-1'e bakın. Başlangıçta, SW-DP pinleri, hata ayıklama probu ile bağlantıya izin verecek şekilde SW-DP modunda yapılandırılır. Daha fazla ayrıntı için, bkz. 16. Hata Ayıklama ve Test Özellikleri. SW-DP Pinler, son uygulamada hata ayıklama portuna ihtiyaç duyulmadığında kullanıcılara daha genel giriş/çıkış pinleri sağlamak için standart I/O'lar olarak kullanılabilir.SW-DP modu (Sistem IO modu) ile genel IO modu arasındaki mod seçimi, AHB Matris Özel Fonksiyon Kayıtları (MATRIX_SFR).Pull-up, tetikleyiciler, geri tepme ve aksaklık filtreleri için pedin konfigürasyonu moddan bağımsız olarak mümkündür.JTAGSEL pini, yüksek bir seviyede iddia edildiğinde JTAG sınır taramasını seçmek için kullanılır. GND'ye yaklaşık 15 kΩ'luk kalıcı bir çekme direnci entegre eder, böylece normal işlemler için bağlantısız bırakılabilir. JTAG Hata Ayıklama Bağlantı Noktası TDI, TDO, TMS ve TCK etkin değil. Yalnızca Sınır Taramalı Üretim Testi amacıyla sağlanmıştır."
İzleri incelerken, JTAGSEL pini için toprağa giden 0 Ohm'luk bir direncin olduğunu ve hemen yanında onu VDDIO'ya geçiren boş bir ped olduğunu buldum. O pini hareket ettirdim ama hiçbir şey değişmedi. Veri sayfasında, JTAG moduna geçirmek için JTAGSEL'in (B11) yüksek olması, TST'nin (H11) yüksek olması ve PD0'nin (D4) GND'ye olması gerektiğinden bahsediliyor. Anakartın TST'yi yüksek ve PD0'ı GND'ye getirmenin kolay bir yolu yok gibi görünüyor. Faydası olacaksa resim yükleyebilirim.
Pinleri tanımlamak için bir JTAGulator kullanmayı denedim, bu oldukça iyi iş çıkarıyor gibi görünüyor ancak JTAG aracılığıyla bağlanamıyor. Ayrıca Segger J-Link Edu Mini'yi de şanssız denedim.
Herhangi bir sonraki adıma sahip olan var mı? Herhangi bir anlayış çok takdir edilecektir.
Pim 1 -> +3V3
Pim 2 -> J11 (SWDIO/TMS)
Pim 3 -> F9 (SWCLK/TCK)
Pim 4 -> C10 (TDO/TRACESWO/WKUP13)
Pin 5 -> H12 (NRST) - Sıfırlanacak Düşük
Pim 6 -> (GND)
Pim 7 -> M9 (PD19/NCS3/CTS2/UTXD4)
Pim 8 -> M10 (PD18/NCS1/SDCS/RTS2/URXD4)
Pim 9 -> A12 (TDI/PB4)
Pin 10 () -> BİLİNMİYOR
Veri sayfası oldukça kafa karıştırıcı, JTAG yalnızca üretim için kullanılıyor gibi görünüyor ve SW_DP neyin ayarlanması gerektiği konusunda net değil, yine de muhtemelen onu özlüyorum. Veri sayfasından: "8.2.1 Seri Kablo Hata Ayıklama Bağlantı Noktası (SW-DP) Pimleri SW-DP pinleri, SWCLK ve SWDIO, genellikle ARM tarafından tanımlanan standart 20 pinli JTAG konektöründe sağlanır. Gerilim referansı ve hakkında ek bilgi için sıfırlama durumu için Tablo 4-1'e bakın. Başlangıçta, SW-DP pinleri, hata ayıklama probu ile bağlantıya izin verecek şekilde SW-DP modunda yapılandırılır. Daha fazla ayrıntı için, bkz. 16. Hata Ayıklama ve Test Özellikleri. SW-DP Pinler, son uygulamada hata ayıklama portuna ihtiyaç duyulmadığında kullanıcılara daha genel giriş/çıkış pinleri sağlamak için standart I/O'lar olarak kullanılabilir.SW-DP modu (Sistem IO modu) ile genel IO modu arasındaki mod seçimi, AHB Matris Özel Fonksiyon Kayıtları (MATRIX_SFR).Pull-up, tetikleyiciler, geri tepme ve aksaklık filtreleri için pedin konfigürasyonu moddan bağımsız olarak mümkündür.JTAGSEL pini, yüksek bir seviyede iddia edildiğinde JTAG sınır taramasını seçmek için kullanılır. GND'ye yaklaşık 15 kΩ'luk kalıcı bir çekme direnci entegre eder, böylece normal işlemler için bağlantısız bırakılabilir. JTAG Hata Ayıklama Bağlantı Noktası TDI, TDO, TMS ve TCK etkin değil. Yalnızca Sınır Taramalı Üretim Testi amacıyla sağlanmıştır."
İzleri incelerken, JTAGSEL pini için toprağa giden 0 Ohm'luk bir direncin olduğunu ve hemen yanında onu VDDIO'ya geçiren boş bir ped olduğunu buldum. O pini hareket ettirdim ama hiçbir şey değişmedi. Veri sayfasında, JTAG moduna geçirmek için JTAGSEL'in (B11) yüksek olması, TST'nin (H11) yüksek olması ve PD0'nin (D4) GND'ye olması gerektiğinden bahsediliyor. Anakartın TST'yi yüksek ve PD0'ı GND'ye getirmenin kolay bir yolu yok gibi görünüyor. Faydası olacaksa resim yükleyebilirim.
Pinleri tanımlamak için bir JTAGulator kullanmayı denedim, bu oldukça iyi iş çıkarıyor gibi görünüyor ancak JTAG aracılığıyla bağlanamıyor. Ayrıca Segger J-Link Edu Mini'yi de şanssız denedim.
Herhangi bir sonraki adıma sahip olan var mı? Herhangi bir anlayış çok takdir edilecektir.
